<?xml version="1.0" encoding="utf-8" standalone="yes"?><rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom"><channel><title>Masterthesis | UCS</title><link>/tag/masterthesis/</link><atom:link href="/tag/masterthesis/index.xml" rel="self" type="application/rss+xml"/><description>Masterthesis</description><generator>Hugo Blox Builder (https://hugoblox.com)</generator><language>en-us</language><lastBuildDate>Thu, 18 Dec 2025 00:00:00 +0000</lastBuildDate><image><url>/media/logo_hu12465375348167678909.png</url><title>Masterthesis</title><link>/tag/masterthesis/</link></image><item><title>Integration von QKD in TLS</title><link>/offerings/2025-12-thesis-qkd-in-tls/</link><pubDate>Thu, 18 Dec 2025 00:00:00 +0000</pubDate><guid>/offerings/2025-12-thesis-qkd-in-tls/</guid><description>&lt;h2 id="motivation">Motivation&lt;/h2>
&lt;p>Sobald ein leistungsstarker Quantencomputer verfügbar ist, können aktuell verwendete asymmetrische Verfahren wie Diffie Hellman und RSA gebrochen werden. Der Mathematiker Peter Shor entwickelte bereits 1994 einen entsprechenden Algorithmus. Asymmetrische Kryptografie wird in unzähligen digitalen Systemen für einen vertraulichen Schlüsselaustausch und eine Authentifizierung genutzt. Daher wurde in den vergangenen Jahren intensiv bezüglich quantensicherer Verfahren geforscht. Quantum Key Distribution (QKD) nutzt die Physik der Quanten, um einen informationstheoretisch sicheren Schlüsselaustausch zu gewährleisten. Zukünftig sollen Endnutzer über eine einfache HTTP-basierte Schnittstelle an ein QKD-Netzwerk (QKDN) angebunden werden, welches symmetrische Schlüssel für entfernte Kommunikationspartner bereitstellt. Die Schlüssel werden über eine einfache ID eindeutig zugeordnet.&lt;/p>
&lt;h2 id="ziel">Ziel&lt;/h2>
&lt;p>Ziel der Arbeit ist die Ausarbeitung von Möglichkeiten zur Integration von QKD in das vielfach verwendete Protokoll TLS 1.3. Dafür muss die Anwendungsschnittstelle eines QKDNs analysiert und mit den unterschiedlichen Erweiterungsmöglichkeiten von TLS abgeglichen werden. Die erarbeiteten Optionen sollen beschrieben und gegenübergestellt werden. Bereits verfügbare Prototypen könnten zudem getestet oder Konzepte selbst prototypisch implementiert werden. Auch eine anschließende Performanz Evaluation wäre denkbar.&lt;/p>
&lt;h2 id="aufgaben">Aufgaben&lt;/h2>
&lt;ul>
&lt;li>Literatur- und Internetrecherche zu Optionen bezüglich der Integration von QKD in TLS&lt;/li>
&lt;li>Ausarbeitung von Integrationsmöglichkeiten für QKD in TLS - sowohl aus der Literatur als auch eigene Ideen&lt;/li>
&lt;li>Einschätzung zur Anwendbarkeit der Optionen und Ausarbeitung signifikanter Unterschiede zwischen diesen&lt;/li>
&lt;li>&lt;em>Optional&lt;/em>: Vorschläge zur Optimierung der Optionen oder Ausarbeitung einer alternativen Vorgehensweise&lt;/li>
&lt;li>&lt;em>Optional&lt;/em>: Inbetriebnahme verfügbarer Prototypen oder Implementierung eines eigenen Prototypen&lt;/li>
&lt;li>&lt;em>Optional&lt;/em>: Integration von Implementierungen in das Framework aus der Masterarbeit von Henrich und Evaluierung der Performanz&lt;/li>
&lt;/ul>
&lt;h2 id="voraussetzungen">Voraussetzungen&lt;/h2>
&lt;ul>
&lt;li>Kenntnisse in IT-Sicherheit&lt;/li>
&lt;li>Kenntnisse in Computernetze &amp;amp; Protokolle, insbesondere TLS&lt;/li>
&lt;li>Grundkenntnisse in Linux&lt;/li>
&lt;li>Grundkenntnisse und Interesse im Bereich Quantenphysik oder Elektrotechnik wünschenswert, aber nicht zwingend erforderlich&lt;/li>
&lt;li>Spaß an Literaturrecherche und konzeptioneller Arbeit&lt;/li>
&lt;/ul>
&lt;h2 id="referenzen-und-literatur-auswahl">Referenzen und Literatur (Auswahl)&lt;/h2>
&lt;ul>
&lt;li>&lt;a href="https://doi.org/10.48550/arXiv.2303.15148" target="_blank" rel="noopener">Johanna Henrich: Performanz Evaluation von PQC in TLS 1.3 unter variierenden Netzwerkcharakteristiken. Abschlussarbeit M.Sc.. Februar 2022&lt;/a>&lt;/li>
&lt;li>&lt;a href="https://eprint.iacr.org/2019/1447.pdf" target="_blank" rel="noopener">Paquin, Stebila, Tamvada: Benchmarking post-quantum cryptography in TLS. PQCrypto 2020&lt;/a>&lt;/li>
&lt;li>&lt;a href="https://openquantumsafe.org" target="_blank" rel="noopener">Open Quantum Safe. Software for prototyping quantum-resistant cryptography&lt;/a>&lt;/li>
&lt;li>&lt;a href="https://www.mdpi.com/2076-3417/11/9/3767" target="_blank" rel="noopener">Tsai, Yang, Lin, Chang, Chang: Quantum Key Distribution Networks: Challenges and Future Research Issues in Security&lt;/a>&lt;/li>
&lt;li>&lt;a href="https://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&amp;amp;arnumber=7993926" target="_blank" rel="noopener">Tanizawa, Takahashi, Sato, Dixon: An approach to integrate quantum key distribution technology into standard secure communication applications&lt;/a>&lt;/li>
&lt;/ul>
&lt;h2 id="beginn">Beginn&lt;/h2>
&lt;ul>
&lt;li>Ab April 2026&lt;/li>
&lt;/ul>
&lt;p>Bei Interesse melden Sie sich bitte bei &lt;a href="/author/johanna-henrich/">Johanna Henrich&lt;/a>.&lt;/p></description></item><item><title>Portierung eines Software Probing-Security Analyse Tools auf GPU Plattformen</title><link>/offerings/2025-03-thesis-prolead-gpu-port/</link><pubDate>Thu, 20 Mar 2025 00:00:00 +0000</pubDate><guid>/offerings/2025-03-thesis-prolead-gpu-port/</guid><description>&lt;h2 id="motivation">Motivation&lt;/h2>
&lt;p>Seitenkanalangriffe gewinnen zunehmend an Bedeutung, wenn wie z.B. im Falle einer Smartcard, die Hardware in die Hände des Angreifers gelangen kann.
In so einen Fall muss die Hardware-Software Kombination gegen Angriffe auf die Implementierung geschützt sein.&lt;/p>
&lt;p>Um die Sicherheit von Hardware-Software Kombinationen gegen Seitenkanalangriffe zu evaluieren, können heutzutage Software-Tools verwendet werden,
welche z.B. auf Basis eines Leakage-Modells sowie einer Ausführung der Software in einem Emulator arbeiten.
Ein Derartiges Tool wird von uns derzeit für die verhältnismäßig neue CPU-Architektur RISC-V entwickelt.&lt;/p>
&lt;p>Ein Leakage Assessment der Hardware-Software-Kombination eines Sicherheitsproduktes noch vor dem ersten Prototyp verringert die Entwicklungskosten und die Zeit pis zum Rollout des Produktes.
Dennoch kann ein simulations-basiertes Leakage-Assessment im Sinne von Rechenzeit und Speicher ressourcen-aufwendig.
Da in der heutigen Zeit z.B. im Hinblick auf KI-Anwendungen oftmals in leistungsfähige GPU-Cluster investiert wird, wird eine Unterstützung von GPU-basierten Plattformen zunehmend wichtiger.&lt;/p>
&lt;h2 id="ziel">Ziel&lt;/h2>
&lt;p>Ziel dieser Arbeit ist, unser in Entwicklung befindliches Leakage-Assessment Tool so zu erweitern oder zu portieren, dass es auf die Rechenleistung von GPU-Clustern zurückgreifen kann.
Eine Umsetzung könnte beipsielsweise mit Hilfe von OpenCL oder CUDA erfolgen.&lt;/p>
&lt;h2 id="aufgaben">Aufgaben&lt;/h2>
&lt;p>Ziel dieser Arbeit ist die Entwicklung eines Konzeptes zur Trennung der Implementierung zwische GPU und Host-Seite,
so dass diese effizient arbeitet und mit der Anzahl der GPUs skaliert.
In einem weiteren Schritt soll das Konzept implementiert werden.
Des weiteren sollen Konzepte erarbeitet werden, wie sich die GPU- sowie die klassische Implementierung nebeneinander warten und weiterentwickeln lassen.&lt;/p>
&lt;h2 id="voraussetzungen">Voraussetzungen&lt;/h2>
&lt;ul>
&lt;li>Gute C und C++ Kenntnisse&lt;/li>
&lt;li>Vorkenntnisse in CUDA, OpenCL&lt;/li>
&lt;li>Vorkenntnisse im Umgang mit Git, GNU-Make sowie Linux&lt;/li>
&lt;li>Spaß an Softwareentwicklung&lt;/li>
&lt;/ul>
&lt;h2 id="referenzen-und-literatur-auswahl">Referenzen und Literatur (Auswahl)&lt;/h2>
&lt;ul>
&lt;li>&lt;a href="https://eprint.iacr.org/2023/034.pdf" target="_blank" rel="noopener">Zeitschner et al., (2023). PROLEAD_SW Probing-Based Software Leakage Detection for ARM Binaries&lt;/a>&lt;/li>
&lt;li>&lt;a href="https://dx.doi.org/10.1007/978-3-540-45146-4_27" target="_blank" rel="noopener">Ishai et al., (2003). Private Circuits: Securing Hardware against Probing Attacks&lt;/a>&lt;/li>
&lt;li>&lt;a href="https://tches.iacr.org/index.php/TCHES/article/view/7270" target="_blank" rel="noopener">Faust et al., (2018). Composable Masking Schemes in the Presence of Physical Defaults &amp;amp; the Robust Probing Model&lt;/a>&lt;/li>
&lt;li>&lt;a href="https://tches.iacr.org/index.php/TCHES/article/view/9294" target="_blank" rel="noopener">Marshall et al., (2021). MIRACLE: MIcRo-ArChitectural Leakage Evaluation: A study of micro-architectural power leakage across many devices&lt;/a>&lt;/li>
&lt;/ul>
&lt;p>Haben wir Ihr Interesse geweckt?
Kontakt: &lt;a href="/author/nicolai-schmitt/">Nicolai Schmitt&lt;/a>.&lt;/p></description></item><item><title>Parametrisierung simulations-basierter Software Probing-Security Analyse für spezifische CPU-Implementierungen</title><link>/offerings/2025-01-thesis-parametrizable-leakage-modell/</link><pubDate>Fri, 31 Jan 2025 00:00:00 +0000</pubDate><guid>/offerings/2025-01-thesis-parametrizable-leakage-modell/</guid><description>&lt;h2 id="motivation">Motivation&lt;/h2>
&lt;p>Seitenkanalangriffe gewinnen zunehmend an Bedeutung, wenn wie z.B. im Falle einer Smartcard, die Hardware in die Hände des Angreifers gelangen kann.
In so einen Fall muss die Hardware-Software Kombination gegen Angriffe auf die Implementierung geschützt sein.&lt;/p>
&lt;p>Um die Sicherheit von Hardware-Software Kombinationen gegen Seitenkanalangriffe zu evaluieren, können heutzutage Software-Tools verwendet werden,
welche z.B. auf Basis eines Leakage-Modells sowie einer Ausführung der Software in einem Emulator arbeiten.&lt;/p>
&lt;p>Da die verwendeten Leakagemodelle generisch arbeiten, treffen die Aussagen der Tools nicht zwangsläufig genau auf eine Hardware-Implementierung einer CPU zu, wodurch ggf. die falschen oder mehr Schutzmaßnahmen auf der Software-Seite ergriffen werden könnten als notwendig und somit die Performance der Implementierung beeinträchtigt werden könnte.&lt;/p>
&lt;h2 id="ziel">Ziel&lt;/h2>
&lt;p>Ziel dieser Arbeit ist, anhand verschieder Implementierungen von RISC-V CPUs festzustellen, welche Unterschiede im Leakage-Verhalten zwischen verschiedenen Implementierungen von CPUs der RISC-V Plattform beobachtet bzw. gemessen werden können.
Auf Basis von PROLEAD_SW wird von uns ein Tool für die RISC-V Plattform entwickelt, mit dessen Hilfe die Probing-Security von Software, welche auf RISC-V CPUs ausgeführt wird, evaluiert werden kann.
Auf Basis dieser Datenlage soll identifiziert werden, wie weit das dem Tool zugrundeliegende Leakage-Modell verändert werden muss oder parametrisierbar gemacht werden muss, um genauere Aussagen für spezifische RISC-V implementierungen zu treffen.&lt;/p>
&lt;h2 id="aufgaben">Aufgaben&lt;/h2>
&lt;ul>
&lt;li>Gegebenenfalls Entwicklung neuer Testcases in Assembler und C&lt;/li>
&lt;li>Gegebenenfalls Durchführen von Messungen an echter Hardware&lt;/li>
&lt;li>Auswerten von Messdaten&lt;/li>
&lt;li>Entwicklung eines Konzeptes für ein parametrisierbares Leakage-Modell&lt;/li>
&lt;li>Implementierung des parametrisierbaren Leakage-Modells&lt;/li>
&lt;/ul>
&lt;h2 id="voraussetzungen">Voraussetzungen&lt;/h2>
&lt;ul>
&lt;li>Gute C, C++ und Assembler Kenntnisse&lt;/li>
&lt;li>Python Kenntnisse&lt;/li>
&lt;li>Vorkenntnisse im Umgang mit Git, GNU-Make sowie Linux&lt;/li>
&lt;li>Spaß an Softwareentwicklung&lt;/li>
&lt;/ul>
&lt;h2 id="referenzen-und-literatur-auswahl">Referenzen und Literatur (Auswahl)&lt;/h2>
&lt;ul>
&lt;li>&lt;a href="https://eprint.iacr.org/2023/034.pdf" target="_blank" rel="noopener">Zeitschner et al., (2023). PROLEAD_SW Probing-Based Software Leakage Detection for ARM Binaries&lt;/a>&lt;/li>
&lt;li>&lt;a href="https://dx.doi.org/10.1007/978-3-540-45146-4_27" target="_blank" rel="noopener">Ishai et al., (2003). Private Circuits: Securing Hardware against Probing Attacks&lt;/a>&lt;/li>
&lt;li>&lt;a href="https://tches.iacr.org/index.php/TCHES/article/view/7270" target="_blank" rel="noopener">Faust et al., (2018). Composable Masking Schemes in the Presence of Physical Defaults &amp;amp; the Robust Probing Model&lt;/a>&lt;/li>
&lt;li>&lt;a href="https://tches.iacr.org/index.php/TCHES/article/view/9294" target="_blank" rel="noopener">Marshall et al., (2021). MIRACLE: MIcRo-ArChitectural Leakage Evaluation: A study of micro-architectural power leakage across many devices&lt;/a>&lt;/li>
&lt;/ul>
&lt;p>Haben wir Ihr Interesse geweckt?
Kontakt: &lt;a href="/author/nicolai-schmitt/">Nicolai Schmitt&lt;/a>.&lt;/p></description></item><item><title>Einbettung von automatisiertem Threat Modelling ins Risikomanagement</title><link>/offerings/2024-01-thesis-threat-modelling-dbsystel/</link><pubDate>Tue, 23 Jan 2024 00:00:00 +0000</pubDate><guid>/offerings/2024-01-thesis-threat-modelling-dbsystel/</guid><description>&lt;hr>
&lt;h3 id="motivation">Motivation&lt;/h3>
&lt;p>Im Unternehmenskontext des Teams &lt;em>Application Security Specialists&lt;/em> der DB Systel soll im Rahmen des dort implementierten &lt;em>Software Development Lifecycle (SDLC)&lt;/em> sowie des zugehörigen &lt;em>Information Security Management System (ISMS)&lt;/em> ein Thread Modelling weitgehend automatisiert und eingebettet werden.&lt;/p>
&lt;p>Hierbei soll die Lösung sowohl das agile Vorgehen im SDLC berücksichtigen sowie einen Mehrwert und eine Arbeitserleichterung für die verschiedenen Stakeholder (Development-Team, Product Owner, Security Architect, CISO) bieten.&lt;/p>
&lt;h3 id="ziel">Ziel&lt;/h3>
&lt;p>Das Ziel der Arbeit ist die Erarbeitung eines Vorgehensmodells zur Aufbereitung von technischen Risiken aus einem Thread Modelling Prozess für das Risikomanagement gemäß eines Information Security Management System (ISMS). Hierbei soll aus technischer Sicht eine Export- und Report-Schnittstelle aus Basis von IriusRisk als Web Service implementiert werden.&lt;/p>
&lt;h3 id="aufgaben">Aufgaben&lt;/h3>
&lt;ul>
&lt;li>Recherche:
&lt;ul>
&lt;li>Wie kann kontinuierliches Threat Modeling in einem agilen Entwicklungsprozess realisiert werden?&lt;/li>
&lt;li>Wie kann Risiko Management gemäß ISMS realisiert werden?&lt;/li>
&lt;/ul>
&lt;/li>
&lt;li>Erarbeitung eines Vorgehensmodells zur Aggregation von technischen Risiken aus dem Thread Modeling für ein Risiko Management gemäß ISMS&lt;/li>
&lt;li>Basis von IriusRisk: Design, Implementierung und Test einer Export- und Report-Schnittstelle&lt;/li>
&lt;li>Evaluation des Tool-gestützten Vorgehensmodells hinsichtlich Usability, Effizienz, Effektivität und Wirkungsgrad&lt;/li>
&lt;/ul>
&lt;h3 id="voraussetzungen">Voraussetzungen&lt;/h3>
&lt;ul>
&lt;li>Grundkenntnisse in IT-Sicherheit und sicherer Software-Entwicklung&lt;/li>
&lt;li>Programmierkenntnisse&lt;/li>
&lt;li>Docker-Kenntnisse sind von Vorteil&lt;/li>
&lt;li>Spaß an Literaturarbeit und theoretischen Konzepten&lt;/li>
&lt;/ul>
&lt;h3 id="literatur-einstieg">Literatur (Einstieg)&lt;/h3>
&lt;ul>
&lt;li>Izar Tarandach and Matthew J. Coles: &amp;ldquo;Threat Modeling: A Practical Guide for Development Teams&amp;rdquo;. O’Reilly Media, Inc. (November 2020), ISBN: 9781492056553&lt;/li>
&lt;li>&lt;a href="https://github.com/Autodesk/continuous-threat-modeling/blob/master/Continuous_Threat_Modeling_Handbook.md" target="_blank" rel="noopener">Continuous Threat Modeling Handbook&lt;/a>, via GitHub&lt;/li>
&lt;li>Scott, F. &lt;a href="https://www.iriusrisk.com/resources-blog/introduction-to-the-open-threat-model-standard" target="_blank" rel="noopener">&amp;ldquo;Introduction to the Open Threat Model standard&amp;rdquo;&lt;/a>, 2022, IrusRisk Blog&lt;/li>
&lt;li>&lt;a href="https://github.com/iriusrisk/OpenThreatModel" target="_blank" rel="noopener">Open Threat Modeling Format (OTM)&lt;/a>, via GitHub&lt;/li>
&lt;/ul>
&lt;!-- - [IriusRisk](https://www.iriusrisk.com) Website -->
&lt;h3 id="start">Start&lt;/h3>
&lt;ul>
&lt;li>nach Absprache&lt;/li>
&lt;/ul>
&lt;hr>
&lt;p>&lt;em>Diese Arbeit wird in Kooperation mit dem Team &lt;strong>Application Security Specialists&lt;/strong> der DB Systel in Frankfurt/M durchgeführt&lt;/em>.&lt;/p>
&lt;p>&lt;em>Weitere Informationen und Kontakt&lt;/em>&lt;/p>
&lt;p>&lt;a href="/author/andreas-heinemann/">Andreas Heinemann&lt;/a>&lt;/p></description></item><item><title>Nutzerzentrierte Qualitätssteigerung im Berichtswesen von Penetrationtests</title><link>/offerings/2024-01-thesis-pentest-report-dbsystel/</link><pubDate>Tue, 23 Jan 2024 00:00:00 +0000</pubDate><guid>/offerings/2024-01-thesis-pentest-report-dbsystel/</guid><description>&lt;hr>
&lt;h3 id="motivation">Motivation&lt;/h3>
&lt;p>Im Unternehmenskontext des Teams &lt;em>Application Security Specialists&lt;/em> der DB Systel muss für jeden Penetrationtest ein
Abschlussbericht erstellt werden. Hierzu wird eine Vorlage eines Reporting-Tools verwendet. Der Nutzen und die Qualität eines Berichts bleiben jedoch hinter den Erwartungen zurück. So fehlen klare Vorgaben und Guidelines an das Design und die Struktur. Darüber hinaus ist unklar, welche Nutzergruppen einen Bericht in welcher Form verwenden und ob die Ergebnisse eines Pentests hierbei optimal kommuniziert werden und die gewünschten Handlungen nach sich ziehen.&lt;/p>
&lt;h3 id="ziel">Ziel&lt;/h3>
&lt;p>Das Ziel der Arbeit ist den unternehmensweiten Wirkungsgrad von Abschlussberichten von Penetrationstests zu erhöhen.&lt;/p>
&lt;p>Hierzu könnte die Verbesserung der Verständlichkeit, die Vereinheitlichung von Vorgaben und die Reduzierung des eigentlichen Schreibaufwands durch technische Unterstützung gehören.&lt;/p>
&lt;h3 id="aufgaben">Aufgaben&lt;/h3>
&lt;ul>
&lt;li>Literaturrecherche zu Berichtswesen im Pentesting&lt;/li>
&lt;li>Recherche von Test- und Bewertungsmethoden zur Verständlichkeit von Berichten&lt;/li>
&lt;li>Einarbeitung in Usability/UX von technischen Dokumentationssystemen&lt;/li>
&lt;li>Recherche von alternativen Aufbereitungsformen von Berichten. Schlagworte: &lt;em>information dashboards&lt;/em>, &lt;em>visual analytics&lt;/em>, etc.&lt;/li>
&lt;/ul>
&lt;h3 id="voraussetzungen">Voraussetzungen&lt;/h3>
&lt;ul>
&lt;li>Grundlegende Kenntnisse im Pentesting&lt;/li>
&lt;li>Kenntnisse des &lt;a href="https://owasp.org/" target="_blank" rel="noopener">OWASP&lt;/a> Projects&lt;/li>
&lt;li>Kenntnisse des &lt;a href="https://www.first.org/cvss/v4-0/index.html" target="_blank" rel="noopener">Common Vulnerability Scoring System (CVSS)&lt;/a>&lt;/li>
&lt;li>Kenntisse der &lt;a href="https://www.cve.org/" target="_blank" rel="noopener">Common Vulnerabilities and Exposures (CVE)&lt;/a> Systematik&lt;/li>
&lt;li>Erfahrungen im Schreiben von technischen Berichten&lt;/li>
&lt;/ul>
&lt;h3 id="literatur-einstieg">Literatur (Einstieg)&lt;/h3>
&lt;ul>
&lt;li>M. N. Zakaria et al., &amp;ldquo;A Review of Standardization for Penetration Testing Reports and Documents,&amp;rdquo; 2019 6th International Conference on Research and Innovation in Information Systems (ICRIIS)&lt;/li>
&lt;li>&lt;a href="https://en.wikibooks.org/wiki/Professional_and_Technical_Writing/Design/Usability" target="_blank" rel="noopener">Professional and Technical Writing/Design/Usability&lt;/a>, WIKIBOOKS&lt;/li>
&lt;li>Parker, Kesi, &amp;ldquo;&lt;a href="https://medium.com/@kesiparker/usability-in-technical-documentation-8424e0e297dc" target="_blank" rel="noopener">Usability in Technical Documentation&lt;/a>&amp;rdquo; 2018, Medium&lt;/li>
&lt;/ul>
&lt;h3 id="start">Start&lt;/h3>
&lt;ul>
&lt;li>nach Absprache&lt;/li>
&lt;/ul>
&lt;hr>
&lt;p>&lt;em>Diese Arbeit wird in Kooperation mit dem Team &lt;strong>Application Security Specialists&lt;/strong> der DB Systel in Frankfurt/M durchgeführt&lt;/em>.&lt;/p>
&lt;p>&lt;em>Weitere Informationen und Kontakt&lt;/em>&lt;/p>
&lt;p>&lt;a href="/author/andreas-heinemann/">Andreas Heinemann&lt;/a>&lt;/p></description></item></channel></rss>