<?xml version="1.0" encoding="utf-8" standalone="yes"?><rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom"><channel><title>Job Offer | UCS</title><link>/category/job-offer/</link><atom:link href="/category/job-offer/index.xml" rel="self" type="application/rss+xml"/><description>Job Offer</description><generator>Hugo Blox Builder (https://hugoblox.com)</generator><language>en-us</language><lastBuildDate>Sun, 22 Jun 2025 00:00:00 +0000</lastBuildDate><image><url>/media/logo_hu12465375348167678909.png</url><title>Job Offer</title><link>/category/job-offer/</link></image><item><title>Studentische Hilfskraft (m/w/d) für wissenschaftliche Unterstützung gesucht</title><link>/offerings/2025-06-student-assist-leak/</link><pubDate>Sun, 22 Jun 2025 00:00:00 +0000</pubDate><guid>/offerings/2025-06-student-assist-leak/</guid><description>&lt;h3 id="motivation-und-ziel">Motivation und Ziel&lt;/h3>
&lt;p>Das ATHENE LEAK Projekt hat das Ziel der Entwicklung neuartiger, hardwarenaher und ressourcen-freundlicher Seitenkanal-Leakagemodelle für die RISC-V CPU-Plattform.
RISC-V ist eine verhältnismäßig neue CPU Plattform, welche zunehmend Verbeitung in IoT- und sicherheitsrelevanten Bereichen findet, wodurch der Bedarf an sicheren Implementierungen auf RISC-V-Basis steigt.&lt;/p>
&lt;h3 id="deine-aufgaben">Deine Aufgaben&lt;/h3>
&lt;ul>
&lt;li>Unterstützung bei der Literaturrecherche und -aufbereitung zu Leakage-Assessment-Tooling und Leakage-Gegenmaßnahmen.&lt;/li>
&lt;li>Praktische Messung von Seitenkanälen an Hardware&lt;/li>
&lt;li>Entwicklung und Implementierung von Leakage-Modellen z.B. in Form von Leakage-Assessment Tooling.&lt;/li>
&lt;li>Hardwarenahe Programmierung z.B. auf RISC-V Entwicklungsboards.&lt;/li>
&lt;/ul>
&lt;h3 id="voraussetzungen">Voraussetzungen&lt;/h3>
&lt;ul>
&lt;li>Eingeschriebene:r Student:in (Idealerweise Informatik oder Elektrotechnik)&lt;/li>
&lt;li>Interesse an Seitenkanal-Analyse, Probing-Security und wissenschaflichem Arbeiten&lt;/li>
&lt;li>Strukturierte, zuverlässige und eigenständige Arbeitsweise&lt;/li>
&lt;/ul>
&lt;h3 id="wir-bieten-dir">Wir bieten dir&lt;/h3>
&lt;ul>
&lt;li>Einblicke in spannende und aktuelle Forschungsthemen im Bereich der Hardwaresicherheit und Seitenkanalanalyse&lt;/li>
&lt;li>Die Möglichkeit an aktuellen wissenschaftlichen Publikationen mit zu wirken&lt;/li>
&lt;li>Flexible Arbeitszeiten&lt;/li>
&lt;/ul>
&lt;h3 id="organisation">Organisation&lt;/h3>
&lt;ul>
&lt;li>Standort: Hochschule Darmstadt – Fachbereich Informatik – UCS Research Group&lt;/li>
&lt;li>Arbeitszeit: zwischen 8 und 20 Stunden pro Woche (flexibel einteilbar; Stundenanzahl anpassbar)&lt;/li>
&lt;li>Start: zum nächstmöglichen Zeitpunkt&lt;/li>
&lt;li>Stundensatz: üblicher Stundensatz für SHKs&lt;/li>
&lt;li>Projekt: LEAK: Leakage Models for Masking: Bridging the Gap Between Theory and Practice (&lt;a href="https://ucs.h-da.io/project/leak/" target="_blank" rel="noopener">https://ucs.h-da.io/project/leak/&lt;/a>)&lt;/li>
&lt;/ul>
&lt;h3 id="interesse">Interesse?&lt;/h3>
&lt;p>Dann sende uns deine Bewerbung (Leistungsübersicht und Lebenslauf) an &lt;a href="mailto:nicolai.schmitt@h-da.de">nicolai.schmitt@h-da.de&lt;/a>. Wir freuen uns auf dich!&lt;/p></description></item></channel></rss>